TSMC annoncerede for nylig på et nordamerikansk teknologiseminar The Defect Density (D0) for sin N2 (2NM) processteknologi sammenlignet med sine forgængerprocesser på samme trin.I henhold til virksomheden er defektdensiteten af N2 -processen lavere end N3 (3NM), N5 (5NM) og N7 (7NM) fremstillingsnoder.Derudover viser diaset, at TSMCs N2 -proces stadig er to kvartaler væk fra masseproduktion, hvilket betyder, at TSMC forventes at begynde at producere 2nm chips ved udgangen af fjerde kvartal 2025 som forventet.
Selvom TSMCs N2 -proces er virksomhedens første processteknologi til at anvende fuld gate -ring (GAA) nanosheettransistorer, er defektdensiteten af denne knude lavere end den forrige generationsproces på samme trin, to kvartaler foran masseproduktion (MP).De forrige generationsprocesser- N3/N3P, N5/N4 og N7/N6- anvendte alle modne finfelt-effekttransistorer (FINFET'er).Selv om N2 er TSMCs første knude til at anvende GAA -nanosheettransistorer, er dens reduktion af defektdensiteten større end den forrige generationsproces, før den går ind i Mass Production (HVM) milepæl.
Dette diagram viser variationen af defektdensitet over tid og spænder fra tre kvartaler før masseproduktion til seks kvartaler efter masseproduktion.Blandt alle viste knudepunkter - N7/N6 (grøn), N5/N4 (lilla), N3/N3p (rød) og N2 (blå) - falder defektdensitet signifikant med stigende udbytte, men faldets hastighed varierer afhængigt af knudepunktets kompleksitet.Det er værd at bemærke, at N5/N4 er den mest aktive til at reducere tidlige defekter, mens forbedring af udbyttet af N7/N6 er relativt blid.Det oprindelige defektniveau for N2 -kurven er højere end N5/N4, men falder derefter skarpt, hvilket er meget tæt på den defektreduktionsbane for N3/N3p.
Slippet understreger, at udbyttet og produktdiversiteten forbliver vigtige drivende faktorer for at fremskynde forbedring af defektens densitet.Større produktions- og diversificerede produkter ved hjælp af den samme proces kan identificere og korrigere defektdensitet og giveproblemer hurtigere, hvilket gør det muligt for TSMC at optimere defektlæringscyklusser.TSMC oplyste, at dens N2-fremstillingsteknologi har opnået flere nye chips end sin forgængerteknologi (som TSMC nu producerer N2-chips til smartphone og højpræstations computing (HPC) -kunder i fare), og de defektdensitetsnedgangskurve bekræfter dybest set dette.
I betragtning af de risikofaktorer, der er skabt ved introduktionen af en ny transistorarkitektur, er det især vigtigt for den defektsreduktionshastighed for N2 at forblive i overensstemmelse med tidligere FINFET -baserede knudepunkter.Dette indikerer, at TSMC med succes har overført sin procesindlærings- og defektstyringsekspertise til den nye Gaafet -æra uden at møde betydelige tilbageslag.
RFQs/BESTILLING (0)